tsip_rx на Verilog
Н-да.. Что-то затянул я с продолжением, а вместо него налил ещё лытдыбра.
Так вот, в прошлый раз я описал модуль, который "декодирует" uart - из последовательности 0 и 1 выделяет отдельные байты. То есть, фактически, преобразует последовательный интерфейс в параллельный. На выходе мы имеем уже последовательность байтов. Но при работе с ПЛИС от ( Read more... )
Так вот, в прошлый раз я описал модуль, который "декодирует" uart - из последовательности 0 и 1 выделяет отдельные байты. То есть, фактически, преобразует последовательный интерфейс в параллельный. На выходе мы имеем уже последовательность байтов. Но при работе с ПЛИС от ( Read more... )
Comments 1
Reply
Leave a comment